### (9) 日本国特許庁(JP)

① 特許出願公開

# ◎ 公開特許公報(A) 平3−98145

@Int. Cl. 5

識別記号 庁内整理番号

⑥公開 平成3年(1991)4月23日

G 06 F

3 2 0 1 5 1 0 1 8840-5B 9072-5B

案査請求 未請求 請求項の数 3 (全7頁)

②特 頤 平1-235446

@出 願 平1(1989)9月11日

⑩発明者 塚 元 卓

東京都小平市上水本町5丁目22番1号 日立マイクロコン ピユータエンジニアリング株式会社内

勿出 願 人 株式会社日立製作所

東京都千代田区神田駿河台 4 丁目 6 番地 東京都小平市上水本町 5 丁目22番 1 号

の出 願 人 日立マイクロコンヒュ

ータエンジニアリング

株式会社

19代理 人 弁理士 徳若 光政

#### 明 細 書

- 発明の名称
   マイクロプロセッサ
- 2. 特許請求の範囲
  - 1. 内閣のレジスタによって特定アドレス領域を 指定し、この特定アドレス領域的に対するアク セスの配践結果に応じてデータバス報及び/又 はバスサイクルを動的に変化させる機能を付加 したことを特徴とするマイクロプロセッサ。
  - 2. 上記特定アドレス領域の指定は、特定のモード信号によって比較されるアドレスピットが指定されるものであることを特徴とする特許請求の範囲第1項記載のマイクロブロセッサ。
  - 3. 上記マイクロプロセッサは、16ビットアー キテクチャにより設計されるものであり、上記 特定アドレス領域には8ビットアーキテクチャ による周辺装置が設けられ、この周辺装置との データの模型が8ビットの単位で行われるもの であることを特徴とする特許前来の範囲第1又 は第2項記載のマイクロプロセッサ。

#### 3. 発明の詳細な説明

(産業上の利用分野)

この発明は、マイクロプロセッサに関し、例え ば可変長のデータを取り扱うマイクロプロセッサ に利用して有効な技術に関するものである。 (従来の技術)

縦来のマイクロプロセッサでは外部データバス 棚が固定されるものである。例えば、インテル社 の「マイクロプロセッサ 8088」とモトローラ 社の「マイクロプロセッサ 8088」とは外部8 ビットバスであり、インテル社の「マイクロプロ セッサ 8086」とモトローラ社の「マイクロプ ロセッサ 8086」とモトローラ社の「マイクロプ ロセッサ 88080」は外部16ビットバスでキ クチャをほっている。つまり、外部16ビットバ ス構成の「マイクロプロセッサ 8086や680 00」では8ビットバスの周辺デバイスが追続で るない。これを解決する手段として、以下の2つ の方法が輝たもにている。

1つの方法は、「マイクロプロセッサ6800

O」にみられるような VPA 信号による方法であ る。これは、丸善榊、昭和58年3月30日発行 168000マイクロコンピュータ (マイクロコ ンピュータシリーズ 1 4) 』にあるように、セレ クトされたデバイスが68000周辺LSIであ るとことをマイクロプロセッサに知らせるための 信号である。マイクロプロセッサは、この信号を 受けると8ピットバスインターフェイスを探る。 他の方法は、『マイクロプロセッサHD6410 16」にみられるMOVTP命令による方法であ る。これは、毎日立製作所、昭和62年9月発行 「HD641016ユーザーズマニュアル』にあ るように、当該命令のデータ転送サイクルのみ8 ビットバスインターフェイスを探るものである。 当然双方向のデータ転送が必要なため命令MOV TPの他にMPVFPが用意されている。

#### (発明が解決しようとする課題)

上記 VPA 信号による方法では、マイクロプロセッサが出力したアドレスを外部でデコードし、VPA 信号としてマイクロプロセッサに返す必要

があるため高速動作が期待できないという問題が ある。上記MOVTP命令による方法では、特定 の命令しか利用できないという問題がある。

この発明の目的は、高速にしかも汎用性を持っ てバスサイズを動的に切り換え可能としたマイク ロプロセッサを提供することにある。

この発明の前記ならびにそのほかの目的と新規 な特徴は、本明細書の記述および添付図面から明 らかになるであろう。

#### (課題を解決するための手段)

本職において関示される発列のうち代表的なものの程度を簡単に提明されば、下記の通りである。 すなわち、内観のレジスクによって特定アドレス 領域を指定し、この特定アドレス領域内に対する アクセスを認識してその結果に応じてデータバス 編を動的に切り換える。

#### (作用)

上記した手段によれば、マイクロプロセッサ自 身が指定アドレスと上記設定された特定アドレス 領域であるかを認識し、それに応じてバス福を切

り換えるので高速でかつ、汎用性をもったバスサ イズの切り換えが可能になる。

#### (密施例)

第1回には、この発明に係るマイクロプロセッ サの一実施材のブロック図が示されている。 同図 の各回路プロックは、公知の半導体集積回路の製 造技術によって、特に制限されないが、単結晶シ リコンのような1個の半導体基板上において形成 される。

マイクロプロセッサMPUは、前紀外部16ビット構成のマイクロプロセッサである。このような16ビット構成のマイクロプロセッサが構成される半導体整備回路装置し5に対して、動物なパスサイズ切り換えを可能にするため、言い換えるならば、外部16ビットのペス5DBに、8ビットアーキラクチャによる同辺デバイスを搭載し、それとのデータの接受の高速に行うようにするため、以下の各回路プロックが内蔵される。

レジスタRAとRBは、それぞれ1ビット以上 のビット幅を持ち、アドレス領域指定に用いられ る。特に制限されないが、これらのレジスタRA とRBとは8ビット構成とされる。

これのレジスタRAとRBは、マイクロプロセッサMPUが持つ各種レジスタと同様に特定のアドレスが割り当てられて、内部のデータパスDB と接続されている。これにより、マイクロプロセッサMPUからレジスタRAとRBの書き込みによって任意のアドレス指定が可能にされる。

レジスタRAに保持されたアドレス間報は、コンパレータCPAに入力される。レジスタRBに保持されたアドレス情報はコンパレータCPAとCPBの他方の入力には、内部アドレスペスABを追して、マイクロプロセッサMPUがアクセスしようとしているアドレス情号が供給される。コンパレータCPAとCPBは分析が大力では、入力は等の大小又は一致信号を出力する。これらの信号大小又は一致信号を出力する。これらの信号大小又は一致信号を出力する。これらの信号大小又は一切に対しているアドリスが、と記すクセスしようとしているでいるで、両コンパレータCPAとCPBの仕校出り結果から、上記アクセスしようとしているでしまりに

#### 特間平3-98145 (3)

レジスタRAとRBによって指定された特定アドレス領域か否かの識別が行われる。この識別結果は、制御信号BSに反映される。

上記内部データバス D B と外部データバス(システムバス)S D B との間には、入出力バッファ I O B が設けられる。この I O B は、上記制 書信 f (バス幅セレクト信号) B S により後述するようなバス幅切り換を行う。

外部から機給されるモード信号M D は、上記コンパレーク C P A と C P B に 保 結 される。 別えば、モード信号M D によりモード 1 毛 抱定したとき、アドレスパス A B は、16 ビットからなるアドレス信号を出力し、約6 4 K パイトの領域をアクセス可能としている。モード信号M D によりモード 2 を 指定したとき、2 4 ビットからなるアドレス 信号を出力し、約16 M パイトの領域をアクセス可能としている。

領域指定用レジスクRAとRBが上配のように 8ピット幅を持っている場合、それに対応したコ ンパレータCPAとCPBの入力も8ピット幅を 持っている。 したがって、モード | が指定された とき、コンパレータCPAとCPBに入力される 8ビットからなるアドレス信号は、16ビットか らなるアドレス信号のうち上位8ビット(8~1 5)とされる「対策力、レジスタRAとRBによ り指定される領域指定の単位は256パイトとな 。例えば、レジスタRAとRBに同じアドレス を入力すると、それを上位8ビットのアドレスと して、256パイトの領域が指定されることにな

これに対して、モード2 が指定されたとき、コンパレータ C P P A と C P B に入力される 8 ピットからなる アドレス信号は、2 4 ピットからなる アドレス信号は、2 4 ピット (16 ~ 23) とされる。つまり、レジスタ R A と R B により指定される環境指定の単位は約 6 4 K バイトとなる。例 オ なと、それ を上 R B に同じアドレスを入りすると、それを上位 8 ピットのアドレスとして、約 6 4 K バイトの領域が指定されることになる。

第2回には、上記レジスタにより指定されるア

#### ドレス空間を示す概念図が示されている。

レジスタRAによりアドレスへ1を指定し、レジスタRBによりアドレスへ2を指定すると、同 回において針線を付したようにアドレスへ2を指定すると、同 アドレスへ2までの領域が設定されることになる。 上記アドレスへ1からA2までのアドレス指定を 行うと、上記コンパレータCPAとCPBの比較 切成か否かを相近し、上記アドレス指定観なら は、初額信号BSを形成して8ビットパスでのイ ンターフェイスに切り換える。上記指定領域以外 ならば16ビットのパスインターフェイスとする ものである。

第3図には、上記バス幅切り換え機能を持つ入 出力バッファ IOBのうち出力経路の一実錐例の 回路図が示されている。

内部データバスの信号 D 0 ~ D 1 5 を外部端子 O U T 0 ~ O U T 1 5 へ送出する出力回路 D O B 0 ないし D O B 1 5 の前段に、特に制限されない が、クロックドインバータ回路 (3 状臓出力回 路)により構成されたマルチプレクサ国路が設け られる。すなわち、内部データバスの信号 D 0 ~ D 7 は、代表として例示的に示されているクロッ クドインバータ回路 C N 0 と C N 1 を介して対応 する出力回路 D O B 0 ~ D O B 7 の人力に供給さ れる。

これに対して、内部データバスの上位8ビットの信号 D8 へ D1 5 は、一方において代表として 別示的に示されているクロックドインパータ回路 CN2とCN3を介して16ビットのバス幅の上位8ビットに対応する出力回路 D0 B8 ~ D0 B 15の入力に供給され、他方において代表として 例示的に示されているクロックドインパータ回路 CN4とCN5を介して8ビットのバス幅に対応 さ上記出力回路 D0 B0 ~ D0 B7の入力に供 給される。

上記クロックドインバータ回路CN0とCN1の制得端子には制御信号しか供給される。上記クロックドインバータ回路CN2とCN3の制御端子には制御信号Uが供給される。そして、クロッ

## 特間平3-98145 (4)

タドインバータ回数でN 4 と C N 5 の制御端子に は制御部号 U が根結される。上記をクロックド インバータ回路 C N 0 ないし C N 5 は、それぞれ 対応する制御部号 L、U及び U がイイレベル (論理・1 \*) のとき動作状態になり信号伝達動 作を行い、それぞれ対応する制御部号 L、U及び U、がロウレベル(論理・0 \*) のとき出力ハイ インピーダンス状態にされる。

また、出力開発DOBOないしDOBI5は、出力制御信号DOCによりその動作が解音される。 を出力するとには、出力制御ほ号DOCがハイレベルにされる。これに応じて、出力開路DOBO ないしDOBI5が動作状態になって、マイクロブロセッサMPUで生成した書き込みデータ等を 出力する。これに対してメモリのリードサイクル のようにデータを入力するときには、出力制御信 号DOCがロウレベルにされる。これに応じて、 出力問路DOBOないしDOBI5が出力ハイレビーダンス状態になり、図外のデータ人入回路 が動作状態になってシステムバスADBから送られてきたデータの取り込みを行う。

第4図には、上記入出力バッファ 10 Bの動作 の一例を示すタイミング図が示されている。 イクロプロセッサMPUが、第2図のようにな1 6 ピットのバスインターフェイス領域のアドレス 空間をアクセスしようとすると、コンパレータC PAとCPBの出力から16ビットのバス幅領域 であることを認識し、制御信号BSとして、信号 U及びLを論理"1"に制得信号U'を論理" 0 ° にする。これにより、上記クロックドインバ - 夕回路 C N 0 と C N 1 及び C N 2 と C N 3 が 動 作状態になる。したがって、内部データバスDB の下位Bビットの信号DO~D7は、代表として 例示的に示されたクロックドインバータ回路CN 0 と C N 1 を 通して 出力下位 D O B 0 ~ D O B 7 の入力に伝えられる。内部データバスDBの上位 8ビットの信号D8~D15は、代表として例示 的に示されたクロックドインバータ回路CN2と CN3を通して出力回路DOB8~DOB15の

入力に伝えられる。これにより、出力制御信号 D O C に従い出力問題 D O B O ~ D O B 1 5 の動作 状態に応じて、1 J モリサイクル中に D 0 ~ D T 及び D 8 ~ D 1 5 からなる 1 6 ビットのデータが 由力端子 O U T 0 ~ O U T 1 5 を適して 1 6 ビット 側のシステムバスへ 送出される。

マイクロブロセッサMPUか、第2回のようにな8ビットのバスインターフェイス頻繁のアドレタCFAとCPBの出力から8ビットのバス幅領観であることを認識し、銅鋼信号BSとして、最初の1メモリサイタルでは6号した6世紀で、1・に、6号UとU、を検理・0°にする。これにより、上配クロックドインバーク回路CN0とCN1のかが動作状態になる。したがって、円部データバスDBの下位8ビットの信号D0~D1に、代表として例示例に示されたクロックドインバーク回路CN0とCN1を通して出力回路D0B0へD0B7の入口に応えられる。これにより、出のB1端に対しのB10B00B0のB0

5の動作状態に応じて、1メモリサイクル中にD 0~D?からなる8ビットのデータが出力端子O UT0~OUT1頭して16ピット幅のシステム バスADBのうちの下付8ピッへ送出される。シ ステムバスADBの上位8ピットに対応した出力 端子OUT8~OUT15は、上記クロックドイ ンバータ回路CN2ないしCN5の出力がハイイ ンピーダンスになることに応じて同図ではハイイ ンピーダンスとして示しているが、実際には出力 下位DOB8ないしDOB15が出力制御信号D OCにより動作するので、無意味なデータが出力 される。しかし、このメモリサイクル中でアクセ スされる周辺デバイスは、上記8ピットのバスイ ンターフェイスをもつものであるから問題ない。 したがって、クロックドインバータ回路CNOと CN3の制御端子を共通にして制御信号Lを供給 する構成としてもよい。

次の1メモリサイクルでは信号U'を論理\*
1 °に、信号しとUを論理\*0 °にする。これにより、上記クロックドインバーク回路CN4とC

N5のみが動性技能になる。したがって、内部データバスDBの上位8ピットの位等D8~D15は、代表として例示的に示されたクロックドイン・一夕四路とN4ととN5を通して出力回路DOB0~DOB1の人力に伝えられる。これにの、のB15の動性状態に応じて、1メモリサイク・中にD8~D15からなる残り8ピットのデータ・が出力端テロリアの~OUT7番にて16ピット観のシステムバスADBのうちの下位8ピッへ送出される。このようにして、上記レジスタRALRBにより指定とれるまじょう。

なお、人出力バッファIOBのうち、人力圏路では、上記出力端子OUTOなしいOUTI5が 人力端子として用いられ、人力バッファと、その 出力を上記内部データバスDBに選択的に伝える 上記同様なクロックドインバーク回覧からなるマルチプレクタ側路が設けられる。様えば、第3図 において、内部データバスD0~D15をシステムバス側とみなし、出力回路DOB 0 ないしDOB 1 5 を内部データバス側とみなしたと等値なマルチブレクサ回路を設けるようにすればよい。

この実施例では、レジスタRAとRBに任意の アドレス情報を書き込むことができるから、エマーの領域指定に自由度が増す。また、すべての パスサイクルに対して有効なので、特定の命令だ けとかデータ転送時のみとかいう制的が一切ない。 さらに、マイクロブロセッサの内部で信号をデコードしているので高速アクセスが可能となり、チップ外部の信号をデコードする場合のようなスピードの制約を受けない。

第5 図には、この発明に用いられるマイクロプ ロセッタの一実施例では、命令の取り込み及びマイ クロROM側では、命令の取り込み及びマイ クロROM。マイクロ命令の命令アコーダ、及 びその実行ユニットからなるマイクロプロセッサ に、RAM(ランダム・アクセス・ノモリ)やR

OM (リード・オンリー・メモリ) のような配値 囲路や、液接/エリアクセス制御回路 DM A C、 入出力ポートPOT、タイマー回路 TM、シリア ル・コミュニケーション・インターフェイス S C 1等の周辺回路を備えるものである。

実行ユニットに上記コンパレータCPAやCP Bが設けられる。そして、レジスタRAやRBは、 実行ユニットに含まれるもの他、RAMの特定ア ドレスをレジスタRAとRBとして用いるもので あってもよい、また、上記8ピット/16ピット のパス幅切り換えは、入出カポートPOTに設け られるものである。

上記の実施例から得られる作用効果は、下記の 通りである。すなわち、

(1)内蔵のレジスタによって特定アドレス領域を指定し、この特定アドレス領域内に対するアクセスを認識してその結果に応じてデータルス幅を動いいり換える。この構成では、マイタロプロセッリ自身が指定アドレスと設定された特定アドレス領域であるかを認恵し、それに応じてバ4個を切るのかを認恵し、それに応じてバ4個を切るのかを認恵し、それに応じてバ4個を切るのかを認恵し、それに応じてバ4個を切ります。

り換えるので高速でかつ、汎用性をもったバスサ イズの切り換えが可能になるという効果が得られ る。

②上記アドレス指定によりバス幅を切り換えるものであるから、特定の命令だけとかデータ転送時のみとかいった制約がなく、高い汎用性を実現できるという効果が得られる。

(3)上記(1)により、16ビットのアーキテクチャを 持つマイクロプロセッサと、既存の登富な8ビットのアーキテクチャを持つ周辺デバイスを組み合わせてシステムを構成できるという効果が得られる。

以上本発明者によってなされた発明を実施例に 基づき具体的に説明したが、本間発明に南起実施 例に限定されるものではなく、その要等を造敗し ない範囲で種々変更可能であることはいうまでも ない。例えば、バスサイズの切り換えを行うもの 他、パスサイクルを切り換えるようとするもので あってもよい。例えば、高速メモリと修進メモリ とを根在させてンステムを構成したとき、レジス

### 特間平3-98145 (6)

タRAとRBにより低速メモリが制り当てられた
アドレス空間を指定し、低速度メモリの動物速度
対応してバスサイクルを低速がスサイクルに切り
投えるようにするものである。この構成では、
従来のようにWAIT信号を入力したり、
VPA
信号を入力したりする必要がない。また、プログ
ラマブルウェイトという方法もあるが、これだと
全領域が対象なり、特定領域だけ低速パスサイク
ルにすることができない。

この発明は、内部16ビット構成のマイクロプロセッサの他、8ビットや32ビット構成の各種 汎用マイクロプロセッサの他、特殊プロセッサ等 に利用するものであってもよい。

#### (発明の効果)

本限において関示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記の通りである。すなわち、内蔵のレジスタによって特定アドレス領域を指定し、この特定アドレス領域内に対するアクセスを認識してその結果に応じてデータバスサイズのインカイタのなり、

IOB・・入出力パッファ、CNO CNS・・ クロックドインパータ回路、DOBO へ DOBI う・・出力回路、RAM・・シグム・アクセス ・メモリ、ROM・・リード・オンリー・メモリ、 DMAC・・直接メモリアクセス制御回路、PO T・・入出力ポート、TM・・タイマー回路、S CI・・シリアル・コミュニケーション・インタ ーフェイス

代理人弁理士 徳若 光政

切り換える。この構成では、マイクロプロセッサ 自身が指定アドレスと設定された特定アドレス領域であるかを認識し、それに応じてバス領やバス サイクルを切り換えるので高速でかつ、規用性を もったパスサイズやパスサイクルの切り換えが可能になる。

#### 4. 図面の簡単な説明

第1図は、この発明に係るマイクロプロセッサ の一実施例を示すプロック図、

第2図は、そのアドレス空間の一例を示す概念 図、


第3回は、バス幅切り換え機能を持つ人出力バ 2ファ IOBのうち出力経路の一実施例を示す回 路回。

第4図は、その動作の一例を説明するためのタ イミング図、

第5図は、この発明が適用されるマイクロプロセッサの一実施例を示すプロック図である。

MPU・・マイクロプロセッサ、CPA, CP B・・コンパレータ、RA, RB・・レジスタ、

SBS 1 FVI



第 2 図



# 待開平3-98145 (7)

